죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

고밀도 모듈식 전력 시스템을 위한 PCB 레이아웃 및 열 설계

PDF 다운로드

글/조 아길라(Joe Aguilar), 바이코 수석 매니저겸 최고 엔지니어(Principal Engineer)

엄격한 전압 레귤레이션과 매우 높은 과도 슬루율이 요구되는 상황에서는 시스템 내의 모든 전압 강하 소스와 모든 전력 손실 소스가 아무리 작더라도 측정 가능한 부정적인 영향이 있을 수 있다. 따라서 PCB 레이아웃은 고성능 전력을 달성하는데 매우 중요하다.

이 글은 고성능 PCB 레이아웃에 대한 개괄적인 원칙을 제시하고 있다. 저자인 조 아길라(Joe Aguilar)는 열 설계 접근방식과 전력 분배 네트워크(PDN: Power Delivery Network)에 대한 개요를 소개하고, 감소된 임피던스로 높은 전류를 라우팅할 수 있는 전략과 효과적인 디커플링 커패시턴스를 설계하기 위한 중요 고려사항 등을 설명한다. 

고성능 컴퓨팅을 위한 전력 설계: PCB 레이아웃의 중요성

전력 시스템 설계는 일반적으로 공급단에서 부하까지 전력을 공급하는데 필요한 컨버터와 개별 부품 및 액세서리 등에 초점을 두고, PCB(Printed Circuit Board)는 장착 및 라우팅 플레인으로 취급하면서 일반적인 PCB의 여러 작은 손실과 임피던스를 보상하기 위해 주로 피드백 및 제어 회로에 의존하는 경우가 많다. 그러나 최근 AI(Artificial Intelligence) 및 슈퍼컴퓨팅용 프로세서와 같은 고밀도 부하들이 보다 정교하고, 훨씬 빨라지면서 모든 구성요소들이 최대 성능을 발휘하도록 요구되고 있다. 

이러한 엄격한 전압 레귤레이션과 매우 높은 과도 슬루율이 요구되는 상황에서는 시스템 내의 모든 전압 강하 소스와 모든 전력 손실 소스가 아무리 작더라도 측정 가능한 부정적인 영향을 미칠 수 있다. 따라서 PCB 레이아웃은 고성능 전력을 달성하는데 매우 중요하다. 이 글에서는 고성능 PCB 레이아웃에 대한 개괄적인 원칙과 함께 열 설계 접근방식 및 전력 분배 네트워크(PDN: Power Delivery Network)에 대한 개요를 소개하고, 감소된 임피던스로 높은 전류를 라우팅할 수 있는 전략과 효과적인 디커플링 커패시턴스를 설계하기 위한 몇 가지 중요한 고려사항 등을 살펴보고자 한다. 그림 1은 이 글에서 사용한 테스트 및 데모를 위해 바이코(Vicor)에서 만든 설계이다. 

[그림 1] 바이코의 이 테스트 보드는 고밀도 PCB에 장착된 하나의 PRM™ 레귤레이터 및 2개의 VTM™ 전류 멀티플라이어가 고성능 컴퓨팅 프로세서를 시뮬레이션하는 부하 모듈에 전원을 공급한다. 동작 시, 쿨링판 또는 히트싱크는 VTM 및 부하 모듈 위에 장착되고, 또 다른 히트싱크는 PRM에 장착된다.

열 설계

전력 시스템 설계에서 열 관리의 목표는 열을 발생시키는 접합부에서 주변 공기로 열을 효율적으로 이동시키는 것이다. 일부는 자연스럽게 그 흐름이 발생하지만, 일반적으로 기존 설계에서는 히트싱크와 팬을 추가해야 한다. 고밀도 시스템의 경우, PCB 자체를 열 전도체로 최대한 활용할 수 있도록 설계 프로세스 초기에 PCB에 중점을 둔 세밀한 열 전달 분석이 필요하다.

전력 시스템의 주요 열 소스는 전력 컨버터와 같은 능동 부품의 내부 접합부이다. 토폴로지 열 모델 상에서 이들은 등가 회로의 한쪽 끝에 노드로 나타낼 수 있다(그림 2의 (a) 참조). 또한 내부 접합부에서 발생하는 열이 전력 시스템을 둘러싼 주변 공기로 이동하기 위해 통과해야 하는 각 구성요소나 재료는 주변공기로 열이 흐르는 것을 방해하는 저항으로 나타낼 수 있다. 등가 열 회로는 전력 컨버터의 내부 접합부에서 케이스 및 열 전도재(TIM: Thermal Interface Material)와 최종적으로 히트싱크를 통해 주변 공기로 이동하는 열 경로를 가장 명확하게 보여준다. 또한 PCB를 통과하는 두 번째의 덜 분명한 병렬 경로도 확인할 수 있다. 이 두 번째 경로는 간과되기 쉽지만, 고밀도 전력 설계에서는 매우 중요한 부분이기도 하다. 

열 모델은 각 네트 또는 랜드의 각기 다른 열 임피던스로 인해 상당히 복잡해질 수 있다. 복잡성과 상관없이 열 모델은 구성요소의 내부 접합부에서 열을 이동시키기 위한 가장 낮은 임피던스 경로를 가진 네트를 식별하게 된다. 그런 다음, 설계자는 이 정보를 이용하여 해당 네트에 대한 구리를 증가시켜 열 전도를 극대화할 수 있다. 즉, 외부의 구리 플레인을 확장하고, 열 비아를 사용하여 표면적을 최소 이상으로 증가시켜 히트싱크의 전위를 높일 수 있다. 적절한 지점에 다양한 유형의 비아를 사용할 수도 있으며, 적층 및 매립형 비아나 VIPPO 및 전통적인 스루홀 비아 모두 설계자에게 효과적인 옵션이 될 수 있다.

전력 분배 네트워크 개요

특히 PCB 내부의 전력 분배 네트워크 임피던스는 고밀도 컴퓨팅 전력 시스템에서 중점을 두고 있는 핵심 사항이다. 이러한 시스템은 매우 높은 주파수에서 작동한다. 일반적인 고성능 컴퓨팅 전력 시스템의 전력 분배 네트워크는 전압 레귤레이터의 출력과 감지 지점 사이에 여러 요소들로 구성되며, 이는 보통 다이 또는 BGA(Ball Grid Array) 인터커넥트 등 CPU 내부에 위치하고 있다. 바이패스 커패시터와 디커플링 커패시터, 그리고 연관된 비아 및 BGA 인터커넥트는 전력 분배 네트워크의 개별 구성요소를 구성한다. 강력한 슈퍼컴퓨팅 프로세서로 생성되는 고주파수 부하 단계는 너무 빠르기 때문에 제어 루프를 통해 전력 분배 네트워크에 미치는 영향을 최소화할 수 있는 방법은 거의 없다. 따라서 전력 분배 네트워크 설계가 무엇보다 중요하다.

[그림 3] 특히 높은 주파수와 큰 부하 단계에서 전압 레귤레이터와 CPU 부하 사이의 전력 분배 네트워크의 개별 구성요소 임피던스는 전력 설계의 효율성에 심각한 영향을 미칠 수 있다. 

고전류 라우팅: 전력 분배 네트워크 임피던스 감소

전체 레이어 수와 전력 및 접지 전용 레이어 수 그리고 사용할 구리의 무게 등을 비롯해 PCB의 적층도 및 평면도를 미리 정의하는 것이 중요하다. 다음으로는, 신호 라우팅을 위한 연속 접지 플레인 전용 레이어를 식별해야 하며, 임피던스 제어 라우팅이 필요하거나 기생 제한 또는 기타 특별한 고려사항이 요구되는 모든 네트에 필요한 레이어를 정의해야 한다. 1,000A 이상을 소비하는 고전류 프로세서를 설계할 때는 이를 올바르게 수행하는 것이 중요하다. 

일부 평가 기법을 통해 이러한 초기 단계의 PCB 설계를 가속화할 수 있으며, 시뮬레이션을 사용하여 설계를 보다 쉽고, 정교화 할 수 있다. 구리 플레인의 저항률을 평가하는 자승법(Squares Method)은 간단하고 효과적인 기법 중 하나이다. 또한 자승법의 변형을 사용하여 인접한 전력 및 리턴 플레인의 인덕턴스를 추산할 수도 있다. 

비아 저항과 인덕턴스는 튜브에 압연된 얇은 구리 시트로 비아를 개념화할 수 있기 때문에 간단한 기하학 기반 계산으로도 추산할 수 있다. 따라서 비아 저항(R)은 플레이팅 저항(r)과 비아 길이(L)를 플레이팅 단면적(A)으로 나눈 값과 같다.

기생 커패시턴스는 PCB 임피던스의 또 다른 중요한 소스이며, 모든 시뮬레이션에 포함시켜야 한다. 저항 및 인덕턴스를 추산하는 것과 마찬가지로, PCB의 기생 커패시턴스에 대한 대략적인 계산은 기본적인 물리적 특성에서 시작한다. 일반적으로 한 쌍의 병렬 도체 플레인 사이의 커패시턴스는 표면적에 비례하여 증가하며, 유전체 간격에 반비례하여 증가한다.

디커플링 커패시턴스

고밀도 전력 시스템은 고주파수 스위칭 노이즈를 필터링하기 위해 디커플링 커패시터를 신중하게 선택해야 한다. 이러한 종류의 애플리케이션은 매우 낮은 등가직렬 저항(ESR: Equivalent Series Resistance)과 적절하게 높은 자가공진 주파수(Self-Resonant Frequency)를 가진 커패시터가 필요하며, 이를 벗어나는 커패시터는 등가직렬 인덕턴스(ESL: Equivalent Series Inductance)로 인해 임피던스가 유도되어 고주파수 노이즈를 효과적으로 필터링하기 어렵다. 커패시턴스 값은 전반적으로 덜 중요할 수 있다. 

낮은 ESR과 낮은 ESL을 달성하는 것이 첫 번째 목표이며, 이를 위해 설계자는 양극 및 음극 단자를 더 가깝게 배치하고, 자가공진 주파수를 높이는 더 작고 낮은 인덕턴스와 역기하학 커패시터를 고려해야 한다. 루프 인덕턴스를 최소화하기 위해서는 구성요소와 비아 모두 신중하게 배치하는 것이 중요하다.

10,000A/µs에서 1,000A 부하 단계를 처리하도록 설계된 시스템 사례에서, 전력 모듈에 매우 인접하게 배치된 0402 디커플링 커패시터는 리플을 감쇠하는 반면, 소켓에 있는 다른 커패시터는 전력 분배 네트워크에서 부하를 분리하는 것으로 나타났다.

고성능 컴퓨팅 및 AI를 위한 전력 분배 네트워크를 설계하는 것은 오늘날의 첨단 프로세서에서 요구되는 전류 레벨과 전압 정확도에 대한 계속해서 증가하는 전력 요구사항을 감안할 때 상당히 복잡한 과제이다. 따라서 열 및 전력 분배 네트워크 설계를 위한 최신 모델 및 평가 기법뿐만 아니라, 첨단 구성요소 선택 및 배치 기준이 필요하다.  

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>