죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

디지털 제어 루프의 아날로그 구현 문제

PDF 다운로드

글/Bonnie Baker, 혼합 신호 및 신호 체인 전자 엔지니어

모바일, 자동차, 사물 인터넷(IoT)용 전기 및 전자 시스템을 신속한 배포와 짧아진 출시 시간으로 지원하는 IC에 대한 빠르고 경제적인 테스트가 필요해졌다. 이러한 목표를 달성하려면 유연성과 모듈성이 향상되고 부품 수를 줄여서 비용과 공간을 모두 절약할 수 있는 자동화된 IC 테스트 플랫폼이 필요하다.

이러한 요구 사항을 충족하기 위해 설계자는 클래식 아날로그 컨트롤러에서 즉시 프로그래밍하여 루프 안정성을 실현할 수 있는 디지털 제어 루프로 전환하고 있다. 디지털 컨트롤러를 사용하면 저항기, 커패시터, 스위치가 필요 없지만 아날로그 디지털 컨버터(ADC) 및 디지털 아날로그 컨버터(DAC)의 분해능과 정확도가 디지털 제어 루프 아키텍처의 전체 정확성에 큰 영향을 준다.

이 기사에서는 디지털 제어 루프의 장점을 간력하게 설명한 다음 ADC의 처리량 속도, 신호 대 잡음비(SNR), DAC의 정착 시간 및 잡음 스펙트럼 강도 사양에 주의하면서 구현 과제(예: 타이밍 및 컨버터 잡음 오류 원인)와 관리에 대해 설명한다.

그런 다음 24비트 연속 근사화 레지스터(SAR) ADC인 Analog Devices의 AD4630-24와 Analog Devices의 AD5791 전압 출력 DAC를 소개한다. 이 두 장치를 결합하면 정밀 계측 측정을 위한 매우 정확하고 유연한 디지털 컨트롤러의 기반을 형성할 수 있다.

디지털 제어 루프

엔지니어링 시스템에서 컨트롤러는 만족스러운 과도현상 및 정상 상태 동작을 보장한다. 아날로그 컨트롤러 구현에서는 아날로그 입력 및 출력 신호가 연속 시간 간격을 따라 존재하고 값이 연속 진폭 범위 내에 있다. 센서는 제어된 변수를 측정하고 동작을 참조 신호와 비교한다. 테스트 제어 동작에서는 참조 값과 실제 값의 차이인 오차 신호를 사용한다(그림 1).

직관적으로, 연속 시스템 아날로그 출력을 사용하는 컨트롤러가 샘플링된 출력 값을 사용하는 디지털 컨트롤러보다 우수하게 보인다(그림 2).

논리는 디지털 구조에서 주기적으로 변화하는 측정치보다 더 나은 제어 성능을 실현하기 위해 지속적으로 변화하는 아날로그 컨트롤러의 제어 변수 또는 출력을 가리킬 것이다. 이 추론은 유효하다. 모든 다른 디지털 및 아날로그 제어 요소가 동일하다고 가정할 때 아날로그 제어가 디지털 제어보다 우수한다. 그렇다면 클래식 컨트롤러를 아날로그에서 디지털로 변경하는 이유는 무엇일까? 정확성, 구현 오류, 유연성, 속도, 비용의 다섯 가지 이유가 있다.

• 정확성: 아날로그 신호의 디지털 표현은 0과 1로 표시되며, 단일 아날로그 값을 나타내는 데 일반적으로 최대 32비트가 사용된다(그림 2). 이러한 변환은 해결되어야 할 작은 디지털 양자화 오차를 생성한다. 반면에 아날로그 신호는 전력 공급 드리프트와 외부 잡음으로 인해 신호가 저하된다. 이러한 아날로그 온도 및 시간 관련 드리프트는 제어하기 어렵고 많은 비용이 드는 반면에 노화와 온도가 디지털 컨트롤러에 미치는 영향은 무시해도 될 정도이다.

• 구현 오류: 디지털 컨트롤러에서 구현 오류는 무시해도 된다. 제어 신호의 디지털 처리에서는 온도 드리프트 오류를 포함하는 아날로그 부품과 저항기, 커패시터 및 인덕터의 신뢰할 수 없는 기존 정확성 대신 덧셈 및 곱셈 함수용으로 저장된 숫자 값을 사용하기 때문이다. 또한 디지털 컨트롤러의 시간 상수 설정은 소프트웨어에서 쉽게 수정할 수 있는 반면에 아날로그 컨트롤러에서는 고정된 수의 가용 시간 상수를 사용한다. 디지털 컨트롤러는 즉시 변경할 수 있으므로 계측기가 다양한 부하 조건에 적응하고 전반적인 테스트 효율성이 향상될 수 있다.

• 유연성: 아날로그 컨트롤러는 유연성 문제가 있다. 하드웨어 설계가 완료된 이후에 pc 기판을 수정하려면 많은 시간과 비용이 든다. 디지털 컨트롤러에서는 수정이 간편하며 전체 코드를 대체할 수 있다. 또한 디지털 컨트롤러의 형태 또는 구조적 제약이 없으며, 추가적인 산술 옵션을 포함하는 복잡한 컨트롤러 구조를 쉽게 실현할 수 있다.

• 속도: 컴퓨팅 성능은 계속해서 기하급수적으로 향상되고 있다. 이러한 성능 향상 덕분에 매우 빠른 속도로 신호를 샘플링하여 관리할 수 있으며 샘플 간 간격은 점점 더 작아지고 있다. 최신 디지털 컨트롤러의 성능은 연속 아날로그 모니터링 시스템과 동등하다.

• 비용: 반도체 생산 부문의 발전으로 IC 비용이 계속해서 하락하고 있으므로 디지털 컨트롤러는 소형의 저가 응용 제품에도 더 경제적이다.

디지털 컨트롤러의 아날로그 구현 문제

ADC 및 DAC는 아날로그 도메인과 디지털 도메인의 경계에 있으며 둘 다 다양한 전기적 특성을 가지고 있다. 비결은 두 장치 간의 보완 사양을 찾아서 두 장치가 동일한 시스템에서 공존할 수 있도록 하는 것이다. 시스템 처리량의 측면에서 전체 전송의 속도와 잡음 특성을 해결하는 것이 중요하다.

ADC 및 DAC 타이밍 예측

ADC의 처리 속도는 일반적으로 MSPS(mega samples-per-second) 또는 kSPS(kilo samples-per-second)로 명확히 정의된다. 주파수 처리 시간(Hertz)은 초 단위 처리 속도의 역수이다. 처리 시간은 컨버터가 샘플링, 수집, 디지털화하고 후속 변환을 준비하는 데 필요한 시간이다. 또한 이 시간은 연속 변환 응용 분야의 최소 변환 시간이며 사양 단위는 전체 출력 워드의 변환 속도를 정의한다. 예를 들어 ADC에 디지털 직렬 출력 핀이 있고 컨버터에 24비트가 있을 경우 아날로그 입력의 전체 24비트 변환은 다른 변환을 시작하기 전에 전송된다(그림 3).

2MSPS 사양 ADC는 전체 워드를 500나노초(ns)마다 출력한다. 안타깝게도 이 단일 변환 샘플은 아날로그 입력 신호를 전체적으로 보여주지 못한다. 나이퀴스트의 정리에 따라 ADC는 아날로그 입력 신호를 생성할 수 있도록 최소 2개의 샘플을 생성해야 한다. 나이퀴스트의 정리를 충족하려면 최소한 이 공정에서 500ns의 두 배 또는 1μs의 시간이 필요하다. 이는 아날로그 신호 골격을 만들기 위한 최소 샘플 수이다. 아날로그 신호를 디지털로 다시 생성하려면 4개 또는 8개 샘플을 생성하는 것이 좋다.

DAC 사양으로 전환하면 DAC의 출력 전압 정착 시간은 지정된 전압 변화에 대해 출력 전압이 지정된 수준으로 정착되는 데 걸리는 시간이다(그림 4).

그림 4를 예제 DAC로 사용할 때 최악의 정착 시간은 1μs 미만이다. 이 값의 산술적 역수는 1MHz(1MSPS)와 같다. 나이퀴스트 기준을 충족하기 위해 DAC는 두 개의 출력 샘플을 생성해야 하므로 1μs의 2배의 시간(2μs)이 필요하며, ADC와 마찬가지로 샘플이 많을수록 더 좋다.

이제 나이퀴스트의 정리에 대한 최종 스토리이다. 나이퀴스트의 정리에 따라 신호를 복제하려면 최소 두 개의 샘플이 필요하다. 이 시나리오에서 나이퀴스트의 정리는 신호 주파수만 식별한다. 나이퀴스트의 정리에는 상식이 적용된다. 샘플 크기가 클수록 수집하는 데 더 오래 걸리지만 더 안정적인 신호 구조가 생성된다.

ADC 및 DAC 주파수 잡음 예측

잡음을 정의하려면 실제 컨버터 분해능과 실효값(rms) 잡음을 이해해야 한다. 24비트, 20비트, 1ppm 등의 컨버터 분해능 주장은 ADC 또는 DAC의 출력 수 또는 입력 수를 설명한다. 예를 들어 24비트 ADC는 변환당 24개의 출력 코드를 생성하고, 20비트 DAC는 변환당 20개의 디지털 입력 값을 수집한다. 하지만 이러한 값에는 컨버터의 주파수 정확성 정의가 없다.

컨버터의 정확성 정의는 SNR, rms 잡음 등 잡음 사양을 따른다. 출력 주파수 범위에서 ADC 잡음 사양은 일반 데시벨(dB) SNR 값이다. SNR은 방정식 1을 이용해 계산된다.

                          (1)

ADC 또는 DAC 규격서에 장치의 출력 범위가 정의되어 있다. 잡음은 컨버터 주파수 대역의 누적 RSS(root-sum square)이다. rms 분해능은 방정식 2를 이용해 계산된다.

        (2)

SNR이 105.7dB인 ADC의 경우 rms 분해능은 17.6비트이다. 즉, 컨버터는 이 수준까지 정확성을 안정적으로 처리할 수 있다. DAC 잡음 사양은 일반적으로 스펙트럼 잡음 강도 값이므로 DAC의 실제 rms 분해능을 쉽고 빠르게 변환할 수 있다. DAC의 출력 잡음은 방정식 3을 이용해 계산된다.

   (3)

예를 들어 20비트 DAC의 스펙트럼 잡음 강도가 7.5nV/√Hz이고 대역폭이 500kHz인 경우 DACNoise는 5.3μV (rms)이다. 이 값에서 5V 출력 범위일 때 DAC의 rms 분해능은 19.8비트이다.

디지털 컨트롤러 및 정밀 계측

모바일, 자동차 및 IoT 테스트 회로에 대한 예제 디지털 컨트롤러 장치 테스트 시스템에는 9개 장치와 1개의 이산 소자 저항기가 있다(그림 5). 이 회로의 장치는 마이크로 프로세서, ADC, DAC, 구동기 증폭기, 이득 조정 가능 계측 증폭기, Analog Devices의 ADG1236 SPDT 스위치이다. 마이크로 프로세서는 ADC와 DAC 사이의 디지털 인터페이스와 디지털을 관리한다(예: 각각 Analog Devices AD4630-24 및 AD5791).

AD4630-24는 SNR이 105.7dB인 2MSPS, 24비트 ±0.9ppm 내부 비선형성(INL) ADC이며 17.6비트(rms)를 생성한다. 2MSPS 변환 속도로 이 ADC에서 아날로그 신호를 생성하려면 최소 4개의 출력 샘플이 필요하다. INL은 컨버터의 DC 정확성을 나타낸다.

AD5791은 20비트 ±1LSB, INL 1μs 정착 시간 7.5nV/√Hz 스펙트럼 강도 DAC이며 궁극적으로 19.8비트(rms)를 생성한다. 이 DAC는 1MSPS 속도에서 아날로그 신호를 정확히 생성하려면 4μs가 필요하다.

또한 이 시스템의 컨버터에서 출력 구동 및 아날로그 이득을 관리하려면 연산 증폭기(op amp) 인터페이스가 필요하다. 그림 5에서 Analog Devices AD8675는 10MHz, 2.8nV/√Hz 레일 투 레일 출력 연산 증폭기이다. 이 증폭기의 잡음은 DAC 시스템의 비트를 19.1(rms)로 낮춘다. 하지만 10MHz 증폭기 대역폭이 DAC 대역폭을 능가한다.

Analog Devices LTC6373 완전 차동 프로그래밍 가능 이득 계측 증폭기는 이득 및 분리 차원을 제공한다. DAC 스테이지에서 4V/V 이득을 구현하는 경우 LTC6373의 이득 옵션 중 하나는 신호를 원래 값으로 되돌리는 0.25V/V이다. LTC6373의 디지털 이득 수준 유연성이 디지털 컨트롤러의 즉석 특성에 기여한다.

결론

모바일, 자동차, IoT 전자 테스트 시스템의 빠르게 진화하는 설계 요구 사항을 지원하는 비용과 출시 시간 압박으로 인해 기존 아날로그 컨트롤러에서 디지털 제어 루프로 전환되었다. 이 루프는 높은 정확성과 유연성, 낮은 비용을 제공하지만 ADC와 DAC를 신중하게 선택해야 한다.

위에서 살펴본 바와 같이 Analog Devices AD4630-24 24비트 SAR ADC를 Analog Devices AD5791 20비트 전압 출력 DAC와 결합하면 정밀 계측 측정을 위한 매우 정확하고 유연한 디지털 컨트롤러를 생성할 수 있다. 

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>